Système de Gestion de Parking

Le but du système est de gérer la disponibilité des places d'un parking. Il fournit :

• nb_places_dispos : nombre de places disponibles (sortie 4 bits)
• complet : indicateur à '1' si le parking est plein

À travers les entrées capt_entree et capt_sortie (capteurs de présence), le système met à jour le nombre de places disponibles :

4.1 — Composant compteur

Compteur/décompteur 4 bits avec reset asynchrone actif haut.

process(clk, rst)
begin
  if rst = '1' then
    count_reg <= (others => '0');          -- Reset asynchrone
  elsif rising_edge(clk) then
    if up = '1' and down = '0' then
      if count_reg < 15 then
        count_reg <= count_reg + 1;       -- Comptage (protection overflow)
      end if;
    elsif down = '1' and up = '0' then
      if count_reg > 0 then
        count_reg <= count_reg - 1;       -- Décomptage (protection underflow)
      end if;
    end if;
  end if;
end process;

4.2 — Composant registre

Registre 4 bits pour stocker la capacité maximale du parking. Modifiable facilement sans recompilation.

Niveaux de severity — assert / report

4.3 — Composant comparateur

Compare le nombre de voitures présentes avec la capacité maximale. Utilise une instruction concurrente conditionnelle.

-- Instruction concurrente conditionnelle (when/else)
complet <= '1' when (UNSIGNED(count) >= UNSIGNED(max)) else '0';

4.4 — Composant soustracteur

Calcule le nombre de places disponibles :

nb_places_dispos = max − count

nb_places_dispos <= STD_LOGIC_VECTOR(UNSIGNED(max) - UNSIGNED(count));

4.5 — Composant detect_front_1 (Machine d'états)

5.1 — Diagramme d'états

5.2 — Chronogramme (Figure 2)

ⓘ pulse_out = '1' pendant exactement 1 période d'horloge lors du front montant, quelle que soit la durée pendant laquelle signal_in reste à '1'.

4.6 — Composant gestion_parking (Top-Level)

Architecture structurelle — instancie tous les sous-composants par port map.

5.1 — Plan de test

5.2 — Scénario de simulation du top-level (capacité max = 4)

• 📄
  compteur.vhd

  Compteur/décompteur 4 bits
• 📄
  registre.vhd

  Registre capacité max + assert
• 📄
  comparateur.vhd

  Comparateur (when/else)
• 📄
  soustracteur.vhd

  Calcul places disponibles
• 📄
  detect_front_1.vhd

  FSM détecteur front montant
• 📄
  gestion_parking.vhd

  Top-level structurel
• 🧪
  tb_compteur.vhd

  Testbench compteur
• 🧪
  tb_registre.vhd

  Testbench registre
• 🧪
  tb_comparateur.vhd

  Testbench comparateur
• 🧪
  tb_soustracteur.vhd

  Testbench soustracteur
• 🧪
  tb_detect_front_1.vhd

  Testbench FSM
• 🧪
  tb_gestion_parking.vhd

  Testbench top-level

Ordre de compilation (bibliothèque work)

-- Étape 1 : Composants de base (aucune dépendance)
vcom compteur.vhd
vcom registre.vhd
vcom comparateur.vhd
vcom soustracteur.vhd
vcom detect_front_1.vhd

-- Étape 2 : Top-level (dépend de tous les composants)
vcom gestion_parking.vhd

-- Étape 3 : Testbenches
vcom tb_compteur.vhd
vcom tb_registre.vhd
vcom tb_comparateur.vhd
vcom tb_soustracteur.vhd
vcom tb_detect_front_1.vhd
vcom tb_gestion_parking.vhd

Le système de gestion de parking a été entièrement décrit en VHDL synthétisable. L'architecture structurelle du composant top-level gestion_parking permet d'assembler proprement les six sous-composants indépendants.

La machine d'états detect_front_1 garantit qu'une voiture n'est comptée qu'une seule fois, même si le capteur reste actif plusieurs cycles d'horloge.

L'utilisation des assertions VHDL dans le composant registre illustre les quatre niveaux de severity (NOTE, WARNING, ERROR, FAILURE) et leur impact différent sur le comportement du simulateur.

L'ensemble a été conçu pour être facilement implémentable sur la carte Basys 3 (FPGA Artix-7) via Vivado Design Suite.